5

10

15

20

25

English translation of a related part of the Korean Utility Model Publication No. 2000-14865

TITLE OF THE INVENTION:

INSULATED GATE BIPOLAR TRANSISTOR CIRCUIT

The present device is related to an insulated gate bipolar transistor circuit, which is comprised of an IGBT element 1, an overcurrent detecting circuit 2 which detects an overcurrent inputted to a collector C of the element 1, and a parasitic inductance Lr which induces a voltage V proportional to a collector current I between the collector C and the emitter E when an ON/OFF circuit 4 for switching on/off the IGBT element 1 and the IGBT element 1 are turned A comparator 4 is connected to the overcurrent off. detecting circuit 2 in order to compare a reference voltage V_{D} with the voltage V between the collector C and the emitter E via an input line a, and a connecting line b between the switch S1 and the transistors Tr1 and Tr2 is serially connected to a Zenner diode Z and a transistor Q in series, so that the output of the comparator 4 is inputted to the base B of the transistor Q.

《REPRESENTATIVE FIGURE 3》

Fig. 1 is a block diagram showing a conventional standard insulated gate bipolar transistor (referred to as

"IGBT" hereinafter) circuit.

Fig. 2 is a voltage waveform between a gate and an emitter of the IGBT shown in Fig. 1 when turned off due to the overcurrent.

Fig. 3 is a block diagram showing an IGBT according to the present device.

Fig. 4 is a voltage waveform between a gate and an emitter of the IGBT driving circuit shown in Fig. 3 when turned off due to the overcurrent.

10 [Claim 1]

15

20

25

An insulated gate bipolar transistor circuit, which is comprised of an IGBT element 1, an overcurrent detecting circuit 2 which detects an overcurrent inputted to a collector C of the element 1, and a parasitic inductance Lr which induces a voltage V proportional to a collector current I between the collector C and the emitter E when the IGBT element 1 is turned off,

wherein a comparator 4 is connected to the overcurrent detecting circuit 2 via an input line a in order to compare a reference voltage V_D with the voltage V between the collector C and the emitter E, and a connecting line D between the switch D and the transistors D and D is serially connected to a Zenner diode D and a transistor D in series, so that the output of the comparator D is inputted to the base D of the transistor D.

document D2)

싶 2000-0014865

(19) 대한민국특허청(KR) (12) 공개실용신안공보(0)

| (51) Int. Cl. | (11) 공개번호 실2000-0014865 (43) 공개일자 2000년07월25일 |
|-------------------------|--|
| HDGK 17/00 (21) 출원번호 | 20-1998-0028239 |
| (22) 출원일자 | 1998년 12월 31일 |
| (71) 출원인 | 대무중공업 주식회사 추호석 |
| (72) 고안자 | 인천광역시 동구 만석동 6번지 박윤환 |
| (74) 대리인 | 경기도 안양시 만안구 석수동 286-21 김윤배, 미범일 |
| (4) 내다한 | |
| 실사원구 : 없음 | |

(54) 절면 게이트형 바이클라 트랜지스터 회로

20

본 고만은 접면 개미트형 바이클라 트랜지스터 회로에 관한 것으로, IGBT 소자(1)와, 이 소자(1)의 컬렉터(C)로 입력되는 과전류을 검찰하는 과전류 검찰회로(2), 상기 IGBT소자(1)를 온/오프하는 온/오프회로(4) 및, 상기 IGBT 소자(1)가 오프탈 때 플렉터 전류(1)에 비례하는 전압(Y)을 클렉터(C)와 메미터(E) 사이에 뮤기시키는 기생인먹던스(Lr)를 구비하며 구성되되, 상기 과전류 검찰회로(2)에 기준전압(Y)과 플렉터(C)와 메미터(E) 사이의 전압(Y)을 비교하는 비교기(4)가 입력선(a)을 때개로 연결되고, 상기 스위치(SI)와 트랜지스터(Tr1,Tr2) 사미의 연결선(b)에 제너다이오드(Z)와 트랜지스터(Q)를 순차적으로 직할 연결하며, 상기 비교기(4)의 플릭이 트랜지스터(Q)의 베미스(B)로 입력되는 것이다.

四亚도

至3

BALK

도면의 간단을 설명

도 1은 중래의 기본적인 절면 게이트형 바이풀라 트랜지스터(이하, 1957라 함)회로를 도시한 불룩도,

도 2는 과전류로 인한 턴 오프시 도 1의 1681 구동회로의 게이트-에미터 사이의 전압 파청도,

도 3는 본 교안에 따흔 IGBT 회로를 도시한 블록도,

도 4는 과전류로 인한 던 오프시 도 3의 16町 구동회로의 게이트-에미터 사이의 전압 파형도이다.

고안의 상세환 설명

卫姓의 号罩

卫姓的 夸萨士 기술 및 그 분야의 중래겨술

본 고안은 절면 게이트형 바이들라 트런지스터 회로에 관한 것으로, 특히 1687의 게이트와 에미터 사이의 전압을 순간적으로 구동전압 이하로 낳추어 과전류의 크기를 최소화하여 오프시킴으로써, 1687양단의 전 압을 최소화시키도록 된 절면 게이트형 바이들라 트런지스터 회로에 관한 것이다.

일반적으로 188T 회로는 도 1에 도시된 바와 같이, 188T 소자(1)와, 이 소자의 컬렉터(C)로 입력되는 과 전류를 검출하는 과전류 검출회로(2), 상기 188T소자(1)를 온/오프하는 온/오프회로(3) 및, 상기 188T 소 자(1)가 오프릴 때 클렉터 전류(I)에 비례하는 진압을 클렉터(C)와 에미터(E) 사이에 유기시키는 기생인 렉틴스(Lr)귤 구비하여 구성된다.

여기서, 상기 과전류 검출회로(2)는 상기 (68T 소자(1)의 블랙터(C)축에 입력선(a)를 매개로 연결되고. 온/오프회로(4)는 (68T 소자(1)의 케이트(8) 및 에미터(E)축에 연결된다.

한편, 상기 온/오프회로(3)는 구동전원(Ya)과, 이 구동전원(Ya)과 직별로 연결된 NPH 트런지스터(Trl)와 PRP트런지스터(Tr2), 및, 이 트런지스터(Tr1, Tr2)의 베이스(8)에 연결된 스위치(S1)로 이무어진 제1스위치 부(Sa)와: 이 제1스위치부(Sa)와 동일한 구성을 갖는 제2스위치부(Sb)로 구성되는 바, 제1스위치부(Sa)의 트런지스터(Tr1, Tr2) 사이의 연결점과 상기 IGBT소자(1)의 케이트(8)가 연결되고, 제2스위치부(Sb)의 트 런지스터(Tr1, Tr2) 사이의 연결점과 상기 IGBT소자(1)의 메미터(E)가 연결된다.

여기서, 상기 IGBT 회로의 등작상태를 설명하면, 우선 IGBT의 온/오프는 게미트(B) 온/오프회로(3)에 의

해 제머된다. 즉, IGBT소자(1)의 게미트(8)와 에미터(E)사미의 전압이 구동전압(Ycc)에 의존하는 바, 스위치(S1)가 하미미교, 스위치(S2)가 로우민 경우 IGBT소자(1)가 온되고, 스위치(S1)이 로우미교, 스위 치(S2)가 하민인 경우 IGBT소자(1)가 오프된다.

. 또한, IGBT소자(1)가 온되었을 때, 상기 과전류 검출회로(2)에 의해 IGBT소자(1)로의 과전류가 검출될 경 우, 전원(Ycc)은 도 3에 도시된 바와 같이 V⊷에서 -V⊷로 되어 IGBT 소자(1)를 오프시킨다.

한편, 상기 기생인턱턴스(Lr)는 168T소자(1)가 오프힐 때 콜렉터 전류(1)에 비례하는 전압(Y=Lr×dl/dt) 율 168T 소자(1) 양단에 유기시키는 바, 전압(Y)은 클렉터 전류(1)에 비례하므로, 단략 전류와 같은 과전 류가 168T소자(1)에 발생하면, 168T소자(1)를 파괴시키는 전압까지 상승될 수 있고, 미골 방지하기 위하 며 기생 인턱턴스(Lr)골 최소화 해야 하는 문제점이 있다.

고안이 이루고자하는 기술적 承재

이에 본 고안은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, IGBT의 게이트와 에미터 사이의 전압을 순간적으로 구동전압 이하로 낯추며 과전류의 크기를 최소화하며 오프시캠으로써, IGBT양단의 전 압을 최소화시키도록 된 절면 게이트형 바이클라 트랜지스터 회로물 제공항 에 그 목적이 있다.

고안의 구성 및 작용

상기와 같은 목적을 달성하기 위하며 본 고안은, 상기 과전류 검출회로에 비교기를 구비시키고, 이 비교 기와 스위치(SI)와 트랜지스터 사이의 도선에 트랜지스터 및 제너다이오드를 순차 연결시켜, 과전류가 발 생활 경우 케미트와 에미터 사이의 전압(Yot)을 순차적으로 낮추도록 된다.

이하 본 고안을 첨부된 예시도면을 참조로 상세히 설명한다.

도 3은 본 고안에 따른 IGBT 회로를 도시한 블록도로, 도 1과 동일부분에는 동일 참조부호를 붙여 기술하는 바. 기준전압(Vd)과 클렉터(C)와 에미터(E) 사이의 전압(V)을 비교하는 비교가(4)가 압력선(a)을 매개로 상기 과전류 검골회로(2)에 연결되고, 상기 스위치(SI)와 트랜지스터(Tr1,Tr2) 사이의 연결선(b)에 제너다이오드(Z)와 트랜지스터(Q)를 순차적으로 직렬 연결하고, 상기 비교기(4)의 플릭이 트랜지스터(Q)의 베이스(B)로 압력되는 회로를 구성한다.

따라서, 상기 168T소자(1)에 과전류(1)가 발생하여 플렉터(C)와 에미터(E) 사이에 과전압(Y)이 야기되면, 상기 검출회로(2)에 의해 검출되고, 비교기(4)에 의해 기준전압(Yd)와 입력전압(Y)미 비교되며, 입력전압(Y)미 기준전압(Yd) 이상이면 트랜지스터(Q)가 등작되어 제너다이오드(Z)가 동작된다.

이에 따라, 1687의 온 전압은 도 4에 도시된 배와 같은 특성을 가지며 전압(Vee) 이하로 순차적으로 낮추 어진다.

따라서, 1687소자(1)의 ञ'해턴 전류(1)가 순간적으로 감소되어 오프되므로, 오프시 1687 소자(1) 양단에 유기되는 전압을 감소시켜 소자(1)를 보호할 수 있도록 된다.

또한, 상기 기생 인덕턴스(Lr)의 의 크기를 갑소하지 않아도 된다. [따라서, IGBT 및 주변 회로의 배치가 효율적으로되고, 과전류 발생으로 인해 IGBT 소자가 오프릴 때, IGBT 소자(1)의 클럭터와 에이터 사이의 전압을 감소시킬 수 있으므로, 오프시 기생인턱턴스(Lr)로 인한 서지성 전압으로부터 IGBT 소자(1)를 보호할 수 있다.

700 67

이상에서 설명한 바와 같이 본 고안에 익하면, IGBT의 게이트와 에미터 사이의 전압을 순간적으로 구동진 압 이하로 낮추어 과전류의 크기를 최소화하여 오프시킴으로써, IGBT양단의 전압을 최소화시켜 과전압으 로 인한 IGBT 소자의 손상을 방지할 수 있다.


(57) 경구의 범위

청구항 1. 168T 소자(1)와, 이 소자(1)의 털렉터(C)로 압력되는 과전류읍 검출하는 과전류 검출회로(2), 상기 168T소자(1)를 온/오프하는 온/오프회로(3) 및, 상기 168T 소자가 오프릴 때 클렉터 전류(1)에 비례하는 전압(Y)을 플렉터(C)와 에미터(E) 사이에 유기시키는 기생인력턴스(Lr)을 구비하여 구성되는 절연 게이트형 바이들라 트런지스터 회로에 있어서,


상기 과전류 검출회로(2)에 기준전압(Yd)과 클릭터(C)와 에미터(E) 사이의 전압(Y)을 비교하는 비교기(4) 가 입력선(a)을 매개로 연결되고, 상기 스위치(31)와 트랜지스터(Tr1,Tr2) 사이의 연결선(b)에 제너다이 오드(Z)와 트랜지스터(Q)을 순차적으로 직접 연결하며, 상기 비교기(4)의 출력이 트랜지스터(Q)의 베이스(B)로 입력되는 것을 특징으로 하는 절면 게이트형 바이클라 트랜지스터 회로.

丘型







*⊊8*2



⊊₽®



5.84



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

| Defects in the images include but are not limited to the items checked: | | |
|---|---|--|
| | ☐ BLACK BORDERS | |
| | ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES | |
| | ☐ FADED TEXT OR DRAWING | |
| | ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING | |
| | ☐ SKEWED/SLANTED IMAGES | |
| | ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS | |
| | ☐ GRAY SCALE DOCUMENTS | |
| | ☐ LINES OR MARKS ON ORIGINAL DOCUMENT | |
| | ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY | |
| | | |

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.